鉴相器
此条目需要补充更多来源。 (2020年9月29日) |
鉴相器是一个混频器、模拟乘法器或逻辑电路,它的输出是表示两个输入信号的相差信息的电压信号。鉴相器是锁相环(PLL)电路的一个关键部件。
类型
锁相环电路的鉴相器可分为2种类型。[1] I型鉴相器被设计为由模拟信号或方波数字信号驱动,产生差频输出脉冲。I型鉴相器总是产生一个输出波形,必须进行滤波来控制锁相环压控振荡器(VCO)。II型鉴频器只对输入和参考脉冲的边缘的相对时间敏感,当两个信号都处于同一频率时,产生一个正比于相位差的恒定输出。在VCO的控制电压内此输出将不会产生纹波。
模拟鉴相器
鉴相器需要计算其两路输入信号的相位差。令 α 为第一个输入的相位,β 为第二个的相位。实际输入到鉴相器的信号其实不是 α 和 β,而是如同 sin(α) 和 cos(β) 的正弦波。在一般情况下,计算相位差会涉及到计算每个归一化的反正弦和反余弦(以得到不断增加的相位),并做减法。这样的模拟计算不容易进行。不过可以通过使用一些近似简化计算。
假定相位差很小(例如小于1弧度)。正弦函数和正弦角加法公式的小角度逼近得出:
该表达式表明,通过将两个乘法器的输出相加可以做出正交相位检测器。正交信号可以用相移网络产生。乘法器的两个常见的实现是双平衡混频器(double balanced diode mixer,二极管环)和四象限乘法器(four-quadrant multiplier,吉尔伯特单元)。
更常见的鉴相器不使用2个乘法器,而用了一个乘法器和另一个三角恒等式中的积化和差公式:
第一项是和相位差有关,频率是 ,是较低频的信号。第二项是参考频率两倍的正弦波,频率是 ,是较高频的信号,后续可以用低通滤波器滤掉。
第一项又可以用小角度逼近,近似为所求的相位差。
对于一般波形的情况,鉴相器的输出可以用鉴相器特征来描述。
由于不会在鉴相器输出中产生有限脉冲宽度,基于混频器的鉴相器(例如基于肖特基二极管的双平衡混频器)可以提供“the ultimate in phase noise floor performance”与“in system sensitivity”。[2] 基于混频器的鉴相器的另一个好处是相对比较简单。[2] 正交和简单乘法器鉴相器的输出由输入振幅和相位差共同决定。在实际中,输入振幅是归一化的。
数字鉴相器
方波的鉴相器可以用逻辑异或(XOR)逻辑门实现。若二个信号相位完全相同同,XOR闸的输出会持续为低电位,若二个信号相位差了一度,其输出在每周期会有1/180的时间为高电位,这也就是二个电压相位差的差值。若信号相差180度(完全反相),其输出会持续为高电位。
XOR侦测器在相位差约90度时,效果比模拟鉴相器要好,会产生二倍频率的方波。方波的任务比会依相位差而变化。若将XOR闸的输出送到低通滤波器中,即可产生和相位差成正比的模拟电压。XOR侦测器需要输入信号是对应(或近似对应)的方波。其他像捕捉范围、锁定时间、假输入以及需要低通滤波器等特性都和模拟鉴相器类似。
数字鉴相器也可以用采样保持电路、电荷泵,有触发器的逻辑电路实现。当鉴相器是用逻辑门所组成,可以快速的让VCO和输入信号同步,就算输入信号的频率和VCO原始频率差很多也没关系。这类鉴相器也有其他理想的特性,例如二信号的相位差很小时,仍然可以有好的精度。主要是因为相较于XOR侦测器,其他数字鉴相器的锁相范围几乎是无限大。
鉴频鉴相器
鉴频鉴相器(phase frequency detector)简称PFD,可以比较两种输入信号的相位误差及频率误差。鉴频鉴相器是异步电路,最早是由四颗触发器构成(像是1970年代的RCA CD4046以及motorola MC4344 集成电路)。逻辑电路可以判断二个信号中,哪一个比较早出现零交越,以及哪一个信号较常出现零交越。用在锁相环的应用当中,就算是频率不同,也可以达到锁相的作用。
和简单的鉴相器(例如多工器或是XOR闸)相比,鉴频鉴相器可以提升捕获范围(pull-in range)以及锁定时间。简单的鉴相器在输入相位接近(已同步或是几乎同步时)效果良好,但若相位差太大时(例如瞬时频率差很大时),效果很差。此情形下的回路增益会变号,让VCO短时间内就发散。鉴频鉴相器可以避免这类问题。在二个信号若相位不同,频率也不同时,鉴频鉴相器也可以产生输出。鉴频鉴相器可以避免锁相环中“假锁定”的问题,也就是锁相环的输出和输入信号同步,但相位错误,或是输出频率和输入信号不同(输入信号的整数倍谐波)的情形[3]。
起停式的电荷泵鉴相器会提供固定电荷的电流脉冲,可能是正值或是负值,电流流到类似积分器的电容器中。起停式的鉴相器会有死区,当相位差够接近时,鉴相器的二个输出可能会同时输出脉冲,或是完全不输出脉冲,整体而言没有效果。起停式鉴相器很简单,但因为死区的漂移,其最小峰对峰的抖动(minimum peak-to-peak jitter)会很大。
在1976年时已证明利用三态鉴频鉴相器的组态(只用三个触发器),死区问题会比原来RCA/Motorola 12状态的组态有明显改善。对于其他型式的鉴频鉴相器,死区问题仍然有解,不过可能是比较不优雅的解法[3]。三态鉴频鉴相器无法用在有随机信号退化的应用,这可能是一些信号再生系统的输入(例如时脉恢复设计),因此仍需要其他的鉴频鉴相器[4]
比例型的鉴相器会使用电荷泵提供电荷,电荷量和相位误差成比例。有些会有死区,有些则没有。有些设计就算是相位偏差为零时,仍会产生up和down的控制信号。这些脉冲很小,多半是相同的大小,因此当相位同步时,电荷泵会产生等量的正电流脉冲及负电流脉冲。若控制系统中使用这类的鉴相器,不会有死区,用在锁相环中时,其最小峰对峰的抖动(minimum peak-to-peak jitter)会比较小。
在锁相环中常需要知道锁相环是否有失锁(out of lock)的情形。较复杂的数字鉴频鉴相器会有可靠的失锁侦测输出。
电子鉴相器
像雷达中使用的一些信号处理技术会需要信号的振幅以及相位,才能恢复信号中编码的信息。有一种技术是将振幅限制信号送到乘积检测器的一个埠,将参考信号送到乘积检测器的另一个埠。检测器的输出表示信号的相位差。
光学鉴相器
光学中的鉴相器也称为干涉仪。对于脉冲振幅调制光,可以量测载波之间的相位,也可以用非线性光学中的互相关量测二个短光学脉冲包络的延迟,也可以量测光脉冲载波以及包络之间的相位,作用是将脉冲送到非线性晶体中。其频谱会变宽,也会依相位而有明显的变化。
相关条目
参考文献
- ^ Paul Horowitz and Winfield Hill, The Art of Electronics 2nd Ed. Cambridge University Press, Cambridge, 1989 ISBN 0-521-37095-7 pg. 644
- ^ 2.0 2.1 Crawford 1994,第9, 19页
- ^ 3.0 3.1 Crawford 1994,第17-23, 153, and several other pages页
- ^ Wolaver 1991,第211页
- Crawford, James A., Frequency Synthesizer Design Handbook, Artech House, 1994, ISBN 0-89006-440-7
- Wolaver, Dan H., Phase-Locked Loop Circuit Design, Prentice Hall, 1991, ISBN 0-13-662743-9
延伸阅读
- Egan, William F., Frequency Synthesis by Phase-lock 2nd, John Wiley & Sons, 2000, ISBN 0-471-32104-4