DDR2 SDRAM
第二代双倍数据率同步动态随机存储器（英语：Double-Data-Rate Two Synchronous Dynamic Random Access Memory，一般称为DDR2 SDRAM），是一种电脑存储器规格。它属于SDRAM家族的存储器产品，提供相较于DDR SDRAM更高的运行性能与更低的电压，是DDR SDRAM（双倍数据率同步动态随机存储器）的后继者。
 | |
| 研发商 | Samsung JEDEC |
|---|---|
| 类型 | SDRAM |
| 发布日期 | 2003年 |
| 前代机种 | DDR SDRAM |
| 后继机种 | DDR3 SDRAM |
“DDR2”重定向至此。关于第2代行动型DDR存储器，请见“Mobile DDR § LPDDR2”。
JEDEC设立DDR存储器的速度规范，分为两个部分：按内存晶片分类和按内存模块分类。
概述
像所有的SDRAM实现方法一样，DDR2 SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和电脑的系统总线同步。像之前的DDR，DDR2 I/O 缓冲器在时钟信号的上升沿和下降沿都传输数据（一种叫做"double pumping"的技术）。DDR和DDR2的关键区别是：DDR2内存单元的核心频率是等效频率的1/4（而不是1/2）。这需要一个4-bit-deep的预取队列，在不改变内存单元本身的情况下，DDR2能有效地达到DDR数据传输速度的两倍。
DDR2的等效频率由于电气接口的改进（包括on-die termination, prefetch buffers 和 off-chip drivers）而大增。然而，CAS等待时间却增长。DDR2预读取是4位，而DDR预读取是2位，DDR3预读取是8位。DDR SDRAM一般是2到3个总线周期的读取等待时间，而DDR2一般是4到6个总线周期的读取等待时间。
另外，增加的带宽需要更高的总线速度，需要用BGA封装以维持信号的完整，相比于先前采用TSSOP封装技术生产的DDR SDRAM和SDR SDRAM更昂贵且更困难，导致成本上升。
节能得以实现主要是由于生产过程中的制程工艺进步使晶片缩小，可以使用更低的工作电压（从DDR的2.5V到DDR2的1.8V）。在只需要低传输率的应用时，DDR2相比DDR可以用更低的频率就可以达到所需传输率，也可以降低功耗。
根据JEDEC[1]建议的最高电压是1.9V，并且建议需要内存稳定使用的环境绝不能超过此值（例如伺服器或其他任务关键装置）。此外，JEDEC规定内存模块必须在受到永久损害前承受2.3V的电压（虽然它们可能正常工作时并不在此电压）。
规范标准
晶片和模块
| 标准名称 | I/O 总线时脉 (MHz) |
周期 (ns) |
存储器时脉 (MHz) |
数据速率 (MT/s) |
传输方式 | 模块名称 | 位元宽 (位元) |
极限传输率 (GB/s) |
| DDR2-400 | 200 | 10 | 100 | 400 | 并行传输 | PC2-3200 | 64 | 3.2 |
| DDR2-533 | 266 | 7.5 | 133 | 533 | 并行传输 | PC2-4200 PC2-4300 |
64 | 4.3 |
| DDR2-667 | 333 | 6 | 166 | 667 | 并行传输 | PC2-5300 PC2-5400 |
64 | 5.3 |
| DDR2-800 | 400 | 5 | 200 | 800 | 并行传输 | PC2-6400 | 64 | 6.4 |
| DDR2-1066 | 533 | 3.75 | 266 | 1066 | 并行传输 | PC2-8500 PC2-8600 |
64 | 8.5 |
市售的DDR2-SDRAM已能达到DDR2-1200，但必须在高电压下运作，以维持其稳定性。
历史
2003年第二季，推出两种频率的DDR2内存：内部时钟频率分别为200MHz（PC2-3200）和266MHZ（PC2-4200）。它们在延迟方面的表现不如DDR内存，使得总访问时间更长。同时，DDR的时钟频率已经可以超过200MHz（400MT/s），DDR2在此时并没有优势。更高性能的DDR晶片虽存在，但是JEDEC表示不会将其标准化。
2004年底由于模块可以到达更低的延迟，DDR2相比DDR变得具有竞争力。[2]
向后兼容
DDR2 DIMMs没有被设计成与DDR DIMMs向后兼容。DDR2 DIMMs的凹口位置与DDR DIMMs不同，用于台式电脑的内存针脚数DDR2有240针，高于DDR的184针。用于手提电脑的DDR和DDR2皆为200针，但是DDR凹口的位置与DDR2有微小的不同。
高性能的DDR2 DIMMs与低性能的DDR2 DIMMs是兼容的但是混用高性能的内存只能以低性能内存的频率工作。在系统中，更高性能的总线与低性能的DDR2内存结合，则最终性能由低性能的内存决定；然而在许多系统中这种性能损失可以通过设置内存计时以致更低的延时来减缓。
DDR2L
低电压、低功率规格，通常用于手提电脑、路由器、交换机等装置上。以Acer、ASUS电脑为例，使用南亚科技的模块，少数高阶机种使用威刚科技的模块。
参考资料
- ^ JEDEC JESD 208 （页面存档备份，存于互联网档案馆） (section 5, tables 15 and 16)
- ^ Ilya Gavrichenkov. DDR2 vs. DDR: Revenge gained. X-bit Laboratories. [2011-04-13]. （原始内容存档于2006-11-21）.
延伸阅读
- JEDEC standard: DDR2 SDRAM Specification（页面存档备份，存于互联网档案馆） (JESD79-2F, November 2009)
- JEDEC standard: DDR2-1066（页面存档备份，存于互联网档案馆）
- JEDEC Standard No. 21C: 4.20.13 240-Pin PC2-5300/PC2-6400 DDR2 SDRAM Unbuffered DIMM Design Specification (PDF). JEDEC Solid State Technology Association. 2008-10 [2008-12-26]. （原始内容存档 (PDF)于2019-09-24）.
- Razak Mohammed Ali. DDR2 SDRAM interfaces for next-gen systems (PDF). Electronic Engineering Times. [2011-04-12]. （原始内容 (PDF)存档于2007-09-26）.