反互斥或閘

基本邏輯閘
緩衝
反及
或非
互斥或 同或
蘊含 蘊含非
輸入
A   B
輸出
A XNOR B
0 0 1
0 1 0
1 0 0
1 1 1

反互斥或閘(英語:XNOR gate,偶爾寫作ENOR gateExNOR gate,在Intel處理器中,此項功能被命名為"test"),又稱互斥或反閘,是數位邏輯中實現邏輯雙條件邏輯閘,功能見右側真值表。若兩個輸入的電平相同,則輸出為高電平(1);若兩個輸入的電平相異,則輸出為低電平(0)。

概述

下列包括邏輯閘的3種符號:形狀特徵型符號(ANSI/IEEE Std 91-1984)、IEC矩形國標符號(IEC 60617-12)和不再使用的DIN符號(DIN 40700)。其他的邏輯閘符號見邏輯閘符號表

表達式 符號 功能表 繼電器邏輯
ANSI/IEEE Std 91-1984 IEC 60617-12 DIN 40700
 

 

 

 
 
 

 
 


 
A B  
 
0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1
 

 等價於 

硬體描述和引腳分配

反互斥或閘是基本的邏輯閘,因此在TTLCMOS積體電路中都是可以使用的。標準的4000系列CMOS積體電路為4077,包含四個獨立的2輸入反互斥或閘。引腳分配如下:

 
74266四反互斥或閘DIP封裝積體電路的引腳分配圖
  1. 輸入A1
  2. 輸入B1
  3. 輸出Q1
  4. 輸出Q2
  5. 輸入B2
  6. 輸入A2
  7. Vss
  8. 輸入A3
  9. 輸入B3
  10. 輸出Q3
  11. 輸出Q4
  12. 輸入B4
  13. 輸入A4
  14. Vdd

包括NXP在內的很多半導體製造商都生產這一元件,封裝方式分為直插DIP封裝SOIC封裝英語small-outline integrated circuit兩種。元件的資料表英語datasheet可在大多數元件資料庫查詢到。

備選方案

如果沒有現成的反互斥或閘,我們可利用四個反或閘或五個反及閘來實現,連線方法見下圖。因為反及閘和反或閘是「通用的閘電路」,因此任何一個邏輯函數都可單獨由反及邏輯反或邏輯來實現。

 
僅用反或閘實現的反互斥或閘
 
僅用反及閘實現的反互斥或閘

參見

參考文獻